¿Tiene Samsung realmente un plan para NAND de 1.000 capas? Ocho preguntas que vale la pena plantear

Samsung ha hablado públicamente de fabricar memoria flash NAND con más de 1.000 capas para 2030. Suena impresionante, pero ¿qué significa realmente para los productos de almacenamiento que utilizamos? ¿Será físicamente más alta, más difícil de fabricar, menos fiable, más lenta o más barata? ¿Y cuándo podrá comprarla el público?

La hoja de ruta de Samsung de 2022 establecía como objetivo superar las 1.000 capas de V-NAND en 2030. En agosto de 2026, la compañía presentó V10 Bonding V-NAND con más de 400 capas. Son hitos importantes, pero alcanzar las 1.000 capas no equivale a tener un producto a la venta. Vamos a analizar ocho preguntas prácticas, empezando por la más básica.

1. ¿Hablamos realmente de 1.000 capas, como un edificio de 1.000 pisos?

Sí. La comparación con un edificio es sorprendentemente acertada. La NAND planar tradicional distribuía las celdas de memoria sobre una superficie plana. La NAND tridimensional, denominada V-NAND en la terminología de Samsung, añade capas de celdas hacia arriba. Imaginemos que la superficie de silicio es un terreno: en lugar de ocupar una parcela más grande, el fabricante añade pisos.

Para ponerlo en perspectiva, el Burj Khalifa de Dubái, el edificio terminado más alto del mundo, tiene 163 pisos sobre el nivel del suelo y mide 828 metros (2.717 pies). Una matriz NAND de 1.000 capas tendría más de seis veces tantas capas de memoria como pisos tiene el Burj Khalifa. Por supuesto, esos pisos son microscópicos, no espacios por los que puedan caminar personas.

La analogía va más allá. Un rascacielos necesita huecos de ascensor para conectar los pisos. La NAND necesita estructuras de canales verticales que atraviesen numerosas capas de celdas de memoria. Esos canales forman parte de la arquitectura eléctrica que permite acceder a las celdas; no son simplemente agujeros vacíos ni cables de cobre convencionales.

En resumen: Samsung se refiere realmente a capas verticales de memoria. El desafío consiste en conseguir que esos pisos microscópicos y sus conexiones eléctricas funcionen de manera uniforme.

2. ¿Qué altura física tendrá la NAND de 1.000 capas? ¿Será más grande el chip terminado?

Hay tres alturas diferentes que debemos considerar: la altura de la matriz activa de memoria, el grosor del dado de silicio y la altura del componente final encapsulado que se suelda a una placa de circuito. No son medidas intercambiables.

Una matriz de memoria más alta no exige automáticamente un encapsulado NAND final más alto. Los fabricantes pueden reducir el grosor de cada capa, adelgazar el silicio de soporte, modificar la disposición de los circuitos y utilizar métodos avanzados de encapsulado.

Samsung ya ha demostrado que añadir capas no obliga a aumentar la altura en la misma proporción. La empresa informó de que su V-NAND de séptima generación, con 176 capas, tenía una altura similar a la generación anterior de más de 100 capas, en parte gracias a la reducción de las dimensiones de las celdas.

Para hacernos una idea de la escala, imaginemos una separación vertical ilustrativa de 45 nanómetros por capa de memoria. Multiplicar 1.000 capas por 45 nanómetros da 45 micrómetros, o 0,045 milímetros, antes de añadir las regiones estructurales y de conexión adicionales. Eso equivale aproximadamente a la mitad del diámetro de un cabello humano típico. Es un ejemplo dimensional, no una altura de pila ni una separación entre capas anunciada por Samsung para su NAND de 1.000 capas.

El encapsulado final podría mantener unas dimensiones similares a las de los componentes NAND actuales, aunque su arquitectura interna se vuelva más compleja. Esto importa para las memorias USB, las tarjetas microSD, los teléfonos inteligentes y los SSD compactos, donde la altura de los componentes y el espacio en la placa son limitados.

En resumen: La pila interna será más compleja y podría ser más alta, pero no es inevitable que el encapsulado NAND terminado sea físicamente más grande.

3. Si los canales verticales son tan profundos, ¿cómo los fabricarán?

Este puede ser el problema de fabricación más impresionante de toda la hoja de ruta. Imaginemos abrir un agujero estrecho a través de cientos de capas microscópicas de materiales, mantenerlo alineado, conservar su forma y después revestir su interior con materiales controlados con precisión. Ahora repitamos ese proceso millones o miles de millones de veces en una oblea.

El canal vertical a veces se compara con una centralita de conexiones, pero resulta más preciso describirlo como una vía eléctrica compartida que atraviesa una cadena de celdas de memoria. Las líneas de palabra (word lines) proporcionan las señales de control para las celdas situadas en niveles concretos. El propio canal participa en la estructura del transistor; no es simplemente un cable que pasa junto a una serie de interruptores independientes.

Los fabricantes no utilizan brocas mecánicas diminutas. Emplean procesos de grabado de semiconductores basados en plasma para eliminar material. A medida que los agujeros se hacen más profundos en relación con su anchura, resulta cada vez más difícil mantener paredes laterales rectas, dimensiones uniformes y velocidades de grabado aceptables. Es el desafío conocido como grabado de alta relación de aspecto.

Parte de la respuesta pasa por utilizar equipos de fabricación nuevos o considerablemente mejorados. Empresas de maquinaria para semiconductores como Lam Research y Tokyo Electron han invertido en tecnologías avanzadas de grabado de alta relación de aspecto y grabado criogénico. Los procesos criogénicos emplean temperaturas bajas cuidadosamente controladas y química de plasma para mejorar el comportamiento del grabado en estructuras difíciles. Una vez formados los agujeros, los equipos de deposición también deben aplicar películas delgadas de forma uniforme sobre las paredes de los canales.

Existe otra opción de ingeniería importante: no intentar grabar las 1.000 capas en una sola operación ininterrumpida. Se pueden fabricar y conectar varias pilas más cortas, reduciendo la profundidad necesaria en cada etapa de grabado. La V10 de Samsung utiliza un enfoque de tres pilas, mientras que su arquitectura Bonding V-NAND fabrica por separado y une las obleas de celdas y de circuitería periférica. Estas técnicas abordan distintas partes del problema de escalado; unir obleas no es lo mismo que conectar todos los canales verticales.

Sin embargo, apilar secciones introduce nuevos desafíos de alineación, interfaces, resistencia eléctrica y rendimiento de fabricación. El problema no desaparece. Cambia de forma.

En resumen: Samsung no puede llegar a 1.000 capas simplemente haciendo funcionar durante más tiempo los equipos de grabado actuales. Los equipos, los materiales, el control de procesos y la integración de múltiples pilas deben mejorar conjuntamente.

4. Si fabricar esos canales es difícil, ¿cómo puede ser fiable una NAND de 1.000 capas?

Esta pregunta merece cierto escepticismo. Durante años, los compradores han comparado las memorias NAND SLC, MLC, TLC y, posteriormente, QLC según su resistencia, retención de datos y fiabilidad. Cada aumento en el número de bits almacenados por celda dificultaba distinguir sus estados de voltaje. Una estructura de 1.000 capas parece añadir otra dimensión de dificultad.

Sin embargo, añadir capas de memoria y almacenar más bits en cada celda son dos cambios de ingeniería diferentes. SLC almacena un bit por celda; MLC, dos; TLC, tres; y QLC, cuatro. Aumentar los bits por celda reduce los márgenes de voltaje disponibles. En cambio, aumentar el número de capas verticales añade desafíos de fabricación, geometría, uniformidad eléctrica e integración.

Los canales más largos pueden resultar difíciles de fabricar de manera uniforme. Una ligera variación de diámetro entre la parte superior e inferior, un grosor desigual de las películas o diferencias en la resistencia eléctrica pueden modificar el comportamiento de las celdas individuales. Algunas de esas diferencias pueden dificultar las lecturas o reducir el margen para una programación fiable.

La explicación técnica de Samsung sobre V10 reconoce los desafíos que crean las estructuras más altas y describe mejoras en los perfiles de los canales, la uniformidad del proceso y el funcionamiento del dispositivo. Es alentador, pero no equivale a disponer de datos publicados sobre la fiabilidad a largo plazo en condiciones reales de un futuro producto de 1.000 capas.

Los controladores NAND también ayudan a proteger los datos. Utilizan códigos de corrección de errores (ECC), gestión de bloques defectuosos, nivelación de desgaste (wear leveling) y técnicas de reintento de lectura. Los fabricantes seleccionan los dados y caracterizan la resistencia y la retención en distintas condiciones de funcionamiento. Aun así, ningún nivel de sofisticación del controlador convierte una memoria defectuosa en una memoria perfecta, y superar las pruebas de fábrica no garantiza que los datos se conserven indefinidamente sin alimentación eléctrica.

¿La dificultad aumenta exponencialmente? No necesariamente en sentido matemático. Un mayor número de etapas de proceso y tolerancias más estrictas pueden agravar los problemas, pero no existe una fórmula justificada que indique que la NAND de 1.000 capas deba ser un determinado porcentaje menos fiable que la de 176 capas.

En resumen: La cuestión no es si Samsung puede demostrar que funciona un chip de 1.000 capas. La cuestión es si puede fabricar grandes volúmenes que cumplan de forma constante los requisitos de resistencia, retención y tasa de errores a un coste aceptable.

5. ¿Harán las 1.000 capas que la NAND escriba más despacio?

Escribir en NAND suele ser más exigente que leerla, porque la programación modifica el estado de carga de las celdas de memoria. Un mayor número de capas puede introducir complicaciones eléctricas, como trayectos de canal más largos y mayores cargas capacitivas. Pero más capas no significan automáticamente escrituras más lentas.

Importan tres medidas internas de tiempo: el tiempo de programación de página (tPROG), el tiempo de lectura de página (tR) y el tiempo de borrado de bloque (tBERS). Son diferentes del rendimiento anunciado en megabytes por segundo de un SSD o una memoria USB.

La V-NAND de sexta generación de Samsung, presentada en 2019, registró una latencia de escritura inferior a 450 microsegundos (0,450 milisegundos) y una latencia de lectura inferior a 45 microsegundos (0,045 milisegundos), mejorando los aproximadamente 500 y 50 microsegundos de la generación anterior. En otras palabras, Samsung aumentó el número de capas al tiempo que redujo la latencia.

Para entender por qué importan cambios tan pequeños, tomemos 0,450 milisegundos como referencia hipotética. Un aumento del 25 % en la latencia de programación daría 0,563 milisegundos; un aumento del 50 % daría 0,675 milisegundos; y duplicarla daría 0,900 milisegundos. Son ejemplos ilustrativos, no previsiones para la NAND de 1.000 capas de Samsung.

También hay un dato reciente más alentador. Samsung afirma que su V10 Bonding V-NAND consigue aproximadamente un 45 % más de rendimiento de programación y un 33 % más de velocidad de E/S NAND que V9, pese a superar las 400 capas. Son mejoras entre generaciones comunicadas por Samsung; no significan que todos los SSD fabricados con V10 escriban un 45 % más rápido.

A nivel de dispositivo, los controladores escriben en varios dados y planos, ocultan parte de las operaciones mediante paralelismo y utilizan caché. Por eso, un producto de almacenamiento puede rendir de manera distinta a sus dados NAND individuales. Una mayor densidad puede favorecer la capacidad, pero reducir el número de dados disponibles para escrituras paralelas a una capacidad de producto determinada.

En resumen: No existe una forma fundamentada de convertir el número de capas en una estimación de la latencia de escritura futura mediante una simple multiplicación. El desafío consiste en determinar si las mejoras de arquitectura y circuitería compensarán la complejidad eléctrica adicional.

6. ¿Necesitará la NAND de 1.000 capas un controlador más inteligente y potente?

Posiblemente, pero no simplemente porque el controlador deba recordar cuáles de los 1.000 pisos contienen sectores defectuosos. La NAND generalmente administra páginas físicas y bloques de borrado, mientras que el ordenador anfitrión ve sectores lógicos o direcciones de bloque lógico. La información sobre bloques defectuosos y las tablas de asignación permiten al controlador evitar las regiones inutilizables sin revisar todos los bloques antes de cada escritura.

Pensemos en el sistema de reservas de un hotel. No inspecciona todas las habitaciones cada vez que llega un huésped. Ya dispone de registros que indican qué habitaciones están disponibles, ocupadas o fuera de servicio. Un controlador flash lleva una contabilidad comparable, aunque sus algoritmos reales son mucho más complejos.

Una mayor densidad NAND puede implicar estructuras de asignación más grandes, más bloques físicos por dado o diferentes necesidades de planificación. Pero si dos dispositivos ofrecen ambos 1 TB de capacidad, una versión de 1.000 capas no necesita automáticamente una tabla de asignación proporcionalmente mayor que otra de 176 capas. Importan la granularidad de las asignaciones, la organización física, el diseño del firmware y la memoria disponible en el controlador.

La posible ralentización más importante procede de la corrección de errores y el movimiento de datos. Si la NAND futura necesita ECC más potente, más reintentos de lectura o más recolección de basura, el controlador podría dedicar tiempo adicional a recuperar o reorganizar datos. Por el contrario, las mejoras en la calidad de la NAND y en la arquitectura del controlador pueden evitar esas penalizaciones.

Comparemos un dispositivo de 1 TB fabricado con NAND antigua con otro de 1 TB que utilice NAND mucho más densa: la capacidad lógica no cambia, aunque el número y la organización de los dados físicos sean diferentes. Ahora comparemos un dispositivo de 1 TB con otro de 8 TB. El segundo tiene mucha más capacidad que administrar, pero eso no demuestra que el número de capas verticales, por sí mismo, multiplique por ocho el trabajo.

En resumen: Los controladores evolucionarán, especialmente en corrección de errores, planificación y asignación de direcciones. Pero más capas no implican un aumento lineal de los requisitos de procesamiento del controlador.

7. ¿Menos chips NAND abaratarán el almacenamiento o podrían hacerlo más lento?

Este es uno de los argumentos económicos más sólidos a favor de la NAND de 1.000 capas. Si los fabricantes pueden producir más bits utilizables por oblea, el coste por gigabyte podría disminuir. Un dado de mayor capacidad también permitiría que un SSD o una memoria USB alcanzase su capacidad objetivo con menos dados, simplificando potencialmente el encapsulado y reduciendo el número de componentes.

Pero más capas no significan automáticamente un aumento proporcional de la capacidad. El área del dado, los bits almacenados por celda, la separación entre celdas, la circuitería periférica, el espacio de reserva y el rendimiento de fabricación influyen en la densidad utilizable.

Estos son ejemplos hipotéticos de capacidad por dado, no una hoja de ruta de productos de Samsung. Para simplificar, se considera que 1 TB equivale aproximadamente a 8 Tb antes de descontar la capacidad de reserva y la sobrecarga del formateo. Un encapsulado puede contener varios dados NAND, por lo que el número de dados no coincide necesariamente con el número de encapsulados.

Consideremos ahora la economía de fabricación. Procesar una oblea futura podría costar más porque requiere operaciones adicionales de grabado, deposición, unión, inspección y pruebas. Sin embargo, si produce mucho más almacenamiento utilizable, su coste por terabyte podría seguir disminuyendo.

En este ejemplo, los costes de procesamiento de la oblea aumentan un 60 %, pero el coste por terabyte utilizable cae un 36 %. Estas cifras son completamente hipotéticas y excluyen encapsulado, controladores, ensamblaje, distribución y beneficios. Ilustran la economía del proceso, no los costes reales de Samsung.

También existe una contrapartida en rendimiento. Los controladores SSD alcanzan velocidades elevadas, en parte, escribiendo en varios dados NAND en paralelo. Sustituir 16 dados de menor capacidad por cuatro de mayor capacidad podría reducir el paralelismo a nivel de dado. Eso puede afectar a las escrituras sostenidas, especialmente cuando la unidad agota su caché SLC. Interfaces más rápidas, planos adicionales y una mejor planificación pueden ayudar, pero quizá no eliminen por completo esa compensación.

Para una memoria USB sensible al precio, un fabricante puede preferir menos dados y una lista de materiales más económica. En un SSD empresarial, mantener un rendimiento constante puede justificar una configuración diferente de dados.

Y aunque disminuyan los costes de producción de NAND, los precios de venta dependen de la oferta, la demanda, la utilización de la capacidad de fabricación, los inventarios y el posicionamiento del producto. Un menor coste por bit no garantiza una reducción inmediata del precio que pagan los clientes.

En resumen: El objetivo económico no consiste simplemente en utilizar menos chips. Consiste en obtener más almacenamiento utilizable y fiable por cada dólar invertido en fabricación, sin sacrificar demasiado rendimiento.

8. ¿Está perdiendo fuerza la ley de Moore y cuándo llegará la NAND de 1.000 capas?

Gordon Moore, cofundador de Intel, observó célebremente que el número de transistores en los circuitos integrados tendía a duplicarse aproximadamente cada dos años. La conocida versión de los 18 meses suele asociarse a las expectativas sobre el rendimiento informático. La ley de Moore era una observación de la industria y una expectativa económica, no una ley física que obligara al progreso a continuar indefinidamente.

Los fabricantes de NAND encontraron otra vía para aumentar la densidad: en lugar de limitarse a reducir las dimensiones sobre un chip plano, empezaron a construir en vertical. Samsung presentó su primera V-NAND comercial en 2013 con 24 capas. Su demostración V10 de 2026 supera las 400 capas. La empresa ha hablado públicamente de rebasar las 1.000 capas para 2030.

La fecha importa, pero también la elección de palabras. En Samsung Tech Day 2022, la compañía afirmó que contemplaba apilar más de 1.000 capas para 2030. Es un objetivo de desarrollo de su hoja de ruta, no una fecha garantizada de producción masiva ni de lanzamiento comercial.

Hay al menos tres hitos que debemos distinguir: demostrar satisfactoriamente la tecnología, fabricarla con rendimientos económicamente aceptables y comercializarla dentro de SSD, memorias USB y otros dispositivos terminados. Esos hitos pueden producirse en momentos diferentes.

Entonces, ¿faltan cinco años o 25 para la NAND de 1.000 capas? El objetivo declarado públicamente por Samsung apunta aproximadamente a 2030, apenas cuatro años después de la fecha de publicación de este artículo, octubre de 2026. Pero el momento exacto de su disponibilidad comercial sigue sin confirmarse.

En resumen: Puede que la ley de Moore ya no describa cada paso del progreso de los semiconductores, pero la búsqueda de más bits por dólar continúa. Que la NAND de 1.000 capas se convierta en una tecnología asequible y generalizada dependerá tanto de la economía de fabricación y la fiabilidad como de alcanzar la cifra de capas que acapara los titulares.

Reflexiones finales: 1.000 capas son un hito, no la meta

El plan de Samsung es real. La compañía ha hablado públicamente de superar las 1.000 capas de V-NAND para 2030, y su anuncio de V10 con más de 400 capas demuestra que el desarrollo avanza. Pero es fácil confundir un impresionante hito de fabricación con un producto de almacenamiento automáticamente mejor.

Para los clientes, las preguntas importantes siguen siendo las de siempre: ¿cuánto almacenamiento obtenemos? ¿A qué velocidad podemos escribir? ¿Durante cuánto tiempo seguirán siendo fiables los datos? ¿Y cuánto cuesta?

Un chip NAND de 1.000 capas demasiado caro, con un rendimiento de fabricación deficiente o que obligue a aceptar compromisos de rendimiento inaceptables no conquistará automáticamente el mercado. El verdadero logro será ofrecer mayor densidad sin perder la fiabilidad y las ventajas económicas que hacen útil a la memoria flash.

Por eso merece la pena seguir el camino hacia las 1.000 capas. No porque la cifra tenga algo de mágico, sino porque la ingeniería necesaria para alcanzarla dará forma a la próxima generación de SSD, memorias USB, tarjetas de memoria y otros productos de almacenamiento flash.

Fuentes y lecturas adicionales

• Samsung Tech Day 2022: más de 1.000 capas V-NAND para 2030
• Samsung FMS 2026: V10 Bonding V-NAND con más de 400 capas
• Samsung V10: análisis de ingeniería y desarrollo
• Samsung: la historia detrás de V-NAND
• Samsung: latencia de V-NAND de sexta generación y tecnología de canales verticales
• The Skyscraper Center: datos del edificio Burj Khalifa